

5G00001

(配布先)

固定配布先

(本技)長
(本知財)長
(RDC)長
→ [技官G]長
→ [企画G]長
→ [知財G]長
(MD研)長
(CI研)長
(EM研)長
(UL研)長
(関西研)長
(S件)長
(環境研)長
(基研)長

指定配布先

(RDC)(UL研)
2 [UL1]長
→ 白田(研)
→ 田中(務)
3 (半技研)
4 (半技研)長
[U技開]長
→ (NTG)長
→ 渡辺(査)
5 [M技開]長
→ (DDG)長
6 (EDG)長
7 (半技C)
8 [三M技]長
→ (M設二)長
→ 中井(務)
9 [一M広]長
→ (M広二)長
→ 本間(務)
10 (タマ)
[一M技]長
→ (二MG)長
→ 百富(長)
(大分)
11 [M技ブ]長
→ (M広技)長
→ 村上(務)

つづき有(無)

0頁のみ配布の場合は配
布先の右側にC印を記入

株式会社 東芝

		技術報告 (研究発報)		受入番号 報告番号 RM-37697
研究番号・製番 または仕事番号		AK13		発行 1996 年 2 月 21 日
		研究開発センタ 96.2.09 北陸		
題目	32Mbit NAND EEPROM の設計 — Rev.C、GT92C/D			
	(所属略号) (事業場・部所・グループ)	(従業員番号・氏名)	検印	
報告者	(UL研)[UL1] *(半技研)[M技開](EDG) *(半技研)[M技開](EDG) *(半技研)[M技開](EDG) *(半技研)[M技開](EDG) *(UL研)[UL1] *(TOSMEC)[三集設](3LSI) *(TOSMEC)[三集設](3LSI) *(TOSMEC)[三集設](3LSI) *(TOSMEC)[三集設](3LSI)	86005413 83011910 86010010 90068910 92111910 90096410 82005009 85003109 88006709 93006809	大平 秀子 岩田 佳久 今宮 賢一 杉浦 義久 武山 泰久 中村 寛 皆川 英信 辰巳 雄一 鈴木 範明 太田 均	代表者内線番号 TEL 7-521-2314 配布等級 3 機密保持年限 2*のみ記入 西暦: 年 報告年月日 1996年2月8日
頁	全 525 頁: 本文 39 頁, 付録 496 頁			
要旨	<p>(目的・ポイント・方法・結果・結論を簡潔に記入:400字以内)</p> <p>目的 32Mb NAND EEPROM は、(二MG),(M広二),(M信G) からテストモードの追加、チップサイズの縮小、spec.未達項目などを修正するためにリファイン(Rev.B)を行なった。その評価の結果、まだspec.未達項目やマージンのない所があったので、CSに向けて再度リファイン(Rev.C,GT92C/D)を行なうことにした。</p> <p>概要 Rev.Bの評価結果でspec OUTとなったtREA,tCS,tCHZは、内部信号の配線の引き直しを変えたり、中間バッファを入れたことによって、かなりの効果があり、spec内に収めることが出来た。動作電流を減らすために、昇圧回路の段数を見直した。Read時間短縮のため、内部で決めているCLK信号の見直しを行なった。Alマスク・オプションにより、セルフブート書き込みにも対応している。その書き込み方式の評価結果速報もまとめる。今回のリファインで、タイミングに関するSPEC OUTや回路ミスも無くなり、大分CSに近付いたと思う。</p>			
特許	(特許出願状況、他社特許との関連)			
特記事項	<p>(英文タイトル) Circuit design of 32Mbit NAND EEPROM minor refine. (共同(委託)研究、技術援助、受託(補助金)研究等があれば、その名称)</p> <p>(上長記入) 32Mbit NAND EEPROM Rev.C,GT92C/Dの集大成。Alマスク・オプションにより、セルフブート書き込み方式も対応している。(作中)</p>			
キーワード	<p>(略語又はブロック体で記入) 32M NAND,GT92A,GT92B,GT92C,NAND EEPROM</p>			
BU名	x63			

技術報告書 0 頁 (記入方法は会社規定(技術編)による) 2*は技術目録に不掲載

32メガビット(4M×8ビット)CMOS NAND E²PROM

概要

TC5832FTは、528バイト×16ページ×512ブロック構成5.0V単一電源動作の34M(34,603,008)ビット不揮発性メモリです。内部に528バイトのスタティックなレジスターを備えており、プログラム及びリード動作は、このレジスターとメモリセルアレー間で528バイト単位でデータを転送させる方式をとっております。また消去はブロック(8kバイト+256バイト:528バイト×16ページ)単位または複数ブロック同時に実行できます。

TC5832FTは、アドレス、データ、コマンドをI/O端子からシリアルに入出力する完全シリアルタイプのメモリでプログラム、消去動作は内部で自動実行させる方式を採用しているため、使いやすく半導体ディスク等のファイル応用の他、音声録音再生応用、スティルカメラのイメージファイルメモリ等の応用、また各種応用機器における不揮発性が要求される大容量バッファメモリ応用に最適です。

特長

- 構成 メモリセルアレイ : 528×8k×8
レジスタ : 528×8
ページサイズ : 528バイト
ブロックサイズ : (8k+256)バイト
- 機能 リード、リセット、オートページプログラム
オートブロック消去、オートマルチブロック消去
サスペンド/レジューム、ステータスリード
- 動作コントロール : 完全シリアル入出力
コマンドコントロール方式
- パッケージ : 400mil²TSOP TypeII
TC5832FT : TSOP44-P-400B
- 5.0V単一電源動作 : $V_{CC} = 5.0V \pm 0.5V$
- アクセス時間
セルアレーレジスタ : 10 μ s max.
シリアルリードサイクル : 50ns min.
- 動作電流
リード(50nsサイクル) : 15mA typ.
プログラム時平均 : 40mA typ.
消去時平均 : 20mA typ.
スタンバイ時 : 100 μ A

ピン接続 (TOP VIEW)

TC5832FT			
V _{SS}	1	44	V _{CC}
CLE	2	43	CE
ALE	3	42	RE
WE	4	41	R/ \bar{B}
WP	5	40	O.P.
N.C.	6	39	N.C.
N.C.	7	38	N.C.
N.C.	8	37	N.C.
N.C.	9	36	N.C.
N.C.	10	35	N.C.
N.C.	11	34	N.C.
N.C.	12	33	N.C.
N.C.	13	32	N.C.
N.C.	14	31	N.C.
N.C.	15	30	N.C.
N.C.	16	29	N.C.
N.C.	17	28	N.C.
I/O1	18	27	I/O8
I/O2	19	26	I/O7
I/O3	20	25	I/O6
I/O4	21	24	I/O5
V _{SS}	22	23	V _{CC}

ピン名称

I/O1-8	アドレス・データ・コマンド入出力ポート
CE	チップイネーブル
WE	ライトイネーブル
RE	リードイネーブル
CLE	コマンドラッチイネーブル
ALE	アドレスラッチイネーブル
WP	ライトプロテクト
R/ \bar{B}	レディー、ビジー出力
O.P.	オプションピン
V _{CC}	電源
V _{SS}	グランド

O.P. グランド入力 : 528バイト/ページとして動作
V_{CC}入力 : 512バイト/ページとして動作

FH 009705


470/514

TC5832FT-2

Rev.C

株式会社 東芝
RM-37697

オートマルチブロック消去タイミング



FH 009706

(a) : 一連の動作タイミングの切断点です。上下図面合わせて1つの動作タイミングで示します。

** データ出力時は、入力データを衝突させないで下さい。


TC5832FT-15

Rev.C


株式会社 東芝



RM-37697

483/514




3 Dummy Line の構成




 dummy bit line Area --- 5bit line分
 dummy word line Area --- 4word line分

FH 009707


4 shunt の構成 (SG-S,SG-D,Pwell con,Source con)




2blockのシャント構成 (SG-D, SG-S, Pwell-con)



*1 ソース シャント構成



*2 ソース シャント構成



FH 009708

514 / 514

RM-37697